全球首款2奈米制程晶片問世:每平方毫米3.3億電晶體,IBM打造

編輯:維度、陳萍

2017 年,IBM 聯合三星和 GlobalFoundries 推出了首個 5nm 製程工藝的晶片。僅僅過去不到四年,IBM 又率先公佈 2nm 晶片製造技術,不僅具有更高的電晶體密度,而且採用了全新的 GAA 工藝設計。與當前 7nm 和 5nm 相比,2nm 在性能和功耗上均顯著提升,將為半導體行業注入新的活力。

作為計算機晶片的最基礎構建塊,電晶體的體積變得越來越小,相應地晶片速度變得更快且更加節能。當前,7nm 和 5nm 製程工藝是手機和膝上型電腦中所用晶片的主流選擇。2021 年 3 月,三星公佈了全球首款 3nm「SRAM 晶片」,並預計於 2022 年起量產。

在各大晶片廠商「你追我趕」的激勵角逐中,IBM 率先秀出了全球首個 2nm 晶片製造技術。

5 月 6 日晚間,IBM 公佈了其在半導體設計和工藝方面的一項重要突破:全球首款採用 2nm 製程工藝的晶片,有助於將半導體行業提升到一個新的水平。與當前主流的 7nm 晶片相比,IBM 2nm 晶片的性能預計提升 45%,能耗降低 75%。與當前領先的 5nm 晶片相比,2nm 晶片的體積也更小,速度也更快。

IBM 2nm 製程工藝的晶片。

具體來說,2nm 晶片的潛在優勢包括如下:

  • 手機續航時長翻兩番,使用者充一次電可以使用四天;

  • 大幅度減少資料中心的能源使用量;

  • 顯著提升膝上型電腦的性能,比如更快運行應用程序、完成語言翻譯和網際網路訪問;

  • 有助於自動駕駛汽車實現更快的目標檢測和反應時間。

從更具體的細節來看,IBM 2nm 晶片每平方毫米容納 3.33 億個電晶體,對比之下,台積電 5nm 晶片每平方毫米容納 1.713 億個電晶體,三星 5nm 晶片每平方毫米容納 1.27 億個電晶體。

近攝鏡頭下的 2nm 晶圓。

作為曾經一家主要的晶片製造商,IBM 現在將其晶片生產外包給了三星,但依然在紐約奧爾巴尼市保留了一家晶片製造研發中心。該中心主要負責晶片的測試運行,並與三星和英特爾簽署聯合技術開發協議,以使用 IBM 的晶片製造技術。此次公佈的 2nm 晶片正是在這裡設計和製造的。

IBM 位於紐約奧爾巴尼市的晶片製造研發中心。

更高的電晶體密度、全新架構設計

與 7 奈米處理器相比,IBM 推出的 2nm 晶片在相同功率下性能提升 45%,能效則要高出 75%。IBM 指出,他們是第一個分別在 2015 年、2017 年推出 7nm、5nm 的研究機構,後者已從 FinFET 升級為奈米片技術,從而可以更好地定製單個電晶體的電壓特性。

IBM 表示,該技術可以將 500 億個電晶體安裝到一個指甲大小的晶片上,從而使處理器設計人員擁有更多選擇,比如可以注入核心級創新來提高 AI 和雲端運算等前沿工作負載的功能,以及探尋硬體強制安全性和加密的新途徑等。

如你們時常從其他報道中所了解的,不同的晶片代工廠(台積電、三星等)對電晶體密度有不同的定義。值得注意的是,這些關於密度的數字通常被列為峰值密度。

Stacked GAA(切入環繞式柵極技術,gate-all-around)

關於新制程中如何製造電晶體的關鍵技術 Gate-All-Around / nanosheet(環繞式柵極技術電晶體),雖然 IBM 還沒有明確說明,但圖片顯示這款新的 2nm 處理器使用了 three-stack GAA 設計。

在目前的新制程競爭中,三星計劃在 3nm 節點上推出 GAA(三星將自己的技術稱為 MBCFET)。其計劃在 2020 年底即開始 MBCFET 的風險試產,2021 年規模量產,同時在 2021 年推出第一代 MBCFET 的最佳化版本。台積電則仍希望在 3nm 上繼續使用 FinFET ,等到 2nm 晶片才會推出 GAA。根據規劃,台積電的 2nm 工藝會在 2023 年開始風險試產,2024 年量產。

相比之下,可以預見英特爾將在其 5nm 工藝上引入某種形式的 GAA。預計到 2023 年,這家公司會在 5nm 節點上放棄 FinFET,轉向 GAA 環繞柵極電晶體。

正如目前大規模應用的 FinFET 工藝拯救了晶片產業,在 5nm 以下的時代,GAAFET 或將成為半導體產業繼續向前發展的關鍵。不過,GAAFET 工藝的製造難度顯然是極高的。

IBM 的 3-stack GAA 設計採用了 75nm 的單元高度,40nm 的單元寬度,單個奈米片的高度為 5nm,彼此之間間隔 5nm。柵極間距為 44nm,柵極長度為 12nm。IBM 表示,3-stack GAA 是首個採用底部介電隔離通道的設計,這使得 12nm 柵長成為可能,並且其內部的間隔器採用第二代乾式工藝設計,有助於奈米片的開發。

在實施過程中,IBM 還廣泛地使用 EUV 技術,幷包括在晶片過程的前端進行 EUV 圖案化,而不僅是在中間和後端,後者目前已被廣泛應用於 7nm 工藝。重要的是,IBM 這個晶片上的所有關鍵功能都將使用 EUV 光刻技術進行蝕刻,IBM 也已經弄清楚瞭如何使用單次曝光 EUV 來減少用於蝕刻晶片的光學掩模的數量。

目前,還沒有提供關於 2nm 測試晶片的細節,現階段,它可能是一種簡化的 SRAM 測試工具,邏輯不多。IBM 表示,測試設計使用 multi-Vt 方案來進行高性能和高效率的應用演示。

雖然 2nm 製程工藝的晶片在性能和能耗方面都較當前 7nm 和 5nm 更強,但很大程度上只是概念驗證,離上市還有很長一段時間。在 2015 年 7 月,同樣是 IBM 率先宣佈製成了 7nm 晶片,而直到 2019 年下半年,人們才能買到帶有 7nm 晶片的手機。

據悉,2nm 製程的技術大概需要幾年的時間才能進入市場。

參考連結:

https://www.anandtech.com/show/16656/ibm-creates-first-2nm-chip

https://www.reuters.com/technology/ibm-unveils-2-nanometer-chip-technology-faster-computing-2021-05-06/

https://www.theverge.com/2021/5/6/22422815/ibm-2nm-chip-processors-semiconductors-power-performance-technology

https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors#assets_all

CVPR 2021 線下論文分享會

為更好的服務 AI 社區,促進國內計算機視覺學術交流,機器之心計劃於 6 月 12 日組織大型「CVPR 2021 線下論文分享會」。

本次活動將設置 Keynote、 論文分享和 Poster 環節,邀請頂級專家、論文作者與現場參會觀眾共同交流。歡迎論文作者、AI 社區從業者們積極報名參與。

點選閱讀原文,了解詳情並參與報名。

點選閱讀原文,了解詳情並參與報名

相關文章

首發3nm後,三星將走向何方?

首發3nm後,三星將走向何方?

上週,三星代工廠宣佈其 3 奈米節點已進入風險生產階段。該公告標誌著三星和半導體行業的一個重要里程碑。 報道指出,在3nm之前,三星最新的生...

計算機是如何誕生的?

計算機是如何誕生的?

1974 年之前,個人計算機(電腦)基本上還沒有蹤影,而如今它早已無處不在。它端坐於每一張辦公桌上,棲身於每一個行李箱中。它代替了打字機、計...